인텔 2020 아키텍처 데이 주요 내용 정리

조회수 2020. 08. 18. 16:32 수정
번역beta Translated by kaka i
번역중 Now in translation
글자크기 설정 파란원을 좌우로 움직이시면 글자크기가 변경 됩니다.

이 글자크기로 변경됩니다.

(예시) 다양한 분야의 재밌고 유익한 콘텐츠를 카카오 플랫폼 곳곳에서 발견하고, 공감하고, 공유해보세요.

미래를 대비한 인텔의 전략 무기 공개
인텔은 '2020 아키텍처 데이'에서 기술 혁신의 6가지 분야에서의 진전을 소개했다.

이 자리에서는 인텔 역사상 가장 큰 동일 공정 내 성능 개선과 공정 전환에 준하는 향상된 성능을 제공하는 10nm 슈퍼핀(SuperFin) 기술, 9월 2일로 예정된 윌로우 코브(Willow Cove) 아키텍처와 타이거 레이크 시스템 온 칩 (SoC) 아키텍처의 세부 내용 등이 공개되었다.

차세대 실리콘을 위한 슈퍼핀(SuperFin)

수년간의 핀펫(FinFET) 트랜지스터 개선을 마친 인텔은 역사상 가장 큰 단일 공정 내 성능 개선을 목표로 공정 전환에 준하는 향상된 성능을 제공할 기술을 완성하고 있다.

10nm 슈퍼핀 기술은 인텔의 핀펫 트랜지스터와 슈퍼 금속-절연체-금속 (Super MIM) 커패시터를 결합했다. 슈퍼핀 기술은 향상된 에피택셜 소스와 드레인을 제공하며, 향상된 게이트 프로세스와 추가적인 게이트 피치를 제공해 더 향상된 성능을 제공한다.
o 소스와 드레인의 결정 구조 에피택셜 성장을 강화하여 변형률을 높이고 저항을 줄여 채널을 통해 더 많은 전류가 흐를 수 있도록 했다. 또한 새로운 얇은 장벽은 상호연결 성능을 높이며 저항을 30% 낮춘다.

o 게이트 프로세스를 향상해 더 높은 채널 이동성을 이끌어 전하 운반체 (charge carrier)를 더욱 빨리 이동시키고, 추가적인 게이트 피치 옵션은 최상의 성능을 필요로하는 특정 칩의 기능에 더 높은 구동 전류를 제공한다.

o 인텔의 슈퍼 MIM 커패시터는 업계 표준 대비 동일한 풋프린트 내에서 정전용량을 5배 향상시켜 제품 성능을 높이기 위한 전압 강하 감소를 주도한다. 이 기술은 새로운 종류의 'Hi-K' 유전체 물질에 의해 활성화되며, 몇개의 옹스트롱(angstroms)을 겹친 두께만큼 극강의 얇은 층으로 쌓여 반복적인 '초격차'를 형성한다.

인텔의 차세대 모바일 프로세서인 코드네임 타이거 레이크는 10nm 슈퍼핀 기술을 기반으로 현재 생산 중이며, 연말 홀리데이 시즌에 각 제조사별 제품으로 고객들에게 선보일 예정이다.

윌로우 코브 및 타이거 레이크 CPU 아키텍처

윌로우 코브(Willow Cove)는 인텔의 차세대 CPU 마이크로아키텍처로 최근의 공정 진전인 10nm 슈퍼핀 기술 및 써니 코브(Sunny Cove) 아키텍처에 기반한다. 윌로우 코브는 대형 주파수 개선과 향상된 전력 효율로 세대가 달라지는 것 이상의 CPU 성능 개선을 제공한다.

이는 타이거 레이크에 적용되어 큰 폭의 동작 속도 향상을 이뤄냈으며, 실제 유출된 DB 정보를 통해 아이스 레이크 코어 i3 동급 모델에 비해 베이스 클럭이 약 2.5배 개선된 것이 확인되었고,대형 비-인클루시브(non-inclusive) 1.25MB MLC로 재설계된 캐싱(Caching) 아키텍처와 인텔 제어 흐름 적용 기술 (Intel Control Flow Execution Technology) 을 통한 보안 강화를 도입했다.
인텔은 타이거 레이크에 대해 최대 96개의 실행 유닛(EU: Execution Unit)을 갖춘 새로운 Xe-LP 그래픽 마이크로아키텍처가 통합된 최초의 SoC 아키텍처와 CPU 및 AI 가속기에 걸쳐 최적화가 이뤄졌으며, 이를 바탕으로 향상된 CPU 성능과 대규모로 개선된 AI 성능을 보여줄 것이라고 밝혔다.

o 전력 관리 – 가간섭성 패브릭 내 자동 동적 전압 및 주파수 전환(DVFS), 통합 전압안정기(FIVR) 효율성 향상

o 패브릭 및 메모리 - 2배 늘어난 가간섭 패브릭 대역폭, 초당 86GB 메모리 대역폭, 검증된 LP4x-4267, DDR4-3200, LP5-5400 아키텍처 기능

o CPU에서 신경 추론 오프로딩 작업을 위한 GNA 2.0 전용 IP, GNA 대비 CPU (노이즈 억제 워크로드 실행) 에서 최대 20% 낮은 CPU 활용률

o IO - 통합 TB4/USB4, CPU에서 메모리로 저지연 고대역폭의 디바이스 접근을 위한 4세대 통합 PCle

o 디스플레이 – 여러대의 고해상도 디스플레이에 적합한 초당 최대 64GB의 동기식 메모리 대역폭과 서비스 품질 유지를 위한 메모리 전용 패브릭 경로

o IPU6 – 최대 6개 센서, 4K30 비디오, 27MP 이미지, 최대 4K90 및 42MP 이미지 아키텍처 기능

인텔 그래픽 혁신을 위한 Xe 그래픽 아키텍처

인텔은 모바일 플랫폼에 효율적인 성능을 제공하도록 최적화된 Xe-LP (저전력) 마이크로아키텍처와 소프트웨어에 대해서도 설명했다.

Xe-LP는 최대 96개 실행 유닛(EU)을 보유한 가장 효율적인 PC 및 모바일 컴퓨팅 플랫폼용 아키텍처다. Xe-LP는 비동기 컴퓨팅, 뷰 인스턴싱, 샘플러 피드백, AV1 코덱으로 업데이트된 미디어 엔진, 최신 디스플레이 엔진을 포함한 새로운 아키텍처 디자인과 함께 제공한다.

Xe-LP는 인스턴트 게임 튜닝, 캡처 및 스트림, 이미지 선명화를 통해 새로운 사용자 기능을 제공하며, 소프트웨어 최적화에 있어 새로운 DX11 경로와 최적화된 컴파일러를 통해 드라이버를 개선할 수 있다.
인텔 서버 GPU(SG1)는 데이터센터용 Xe 아키텍처를 기반으로 하는 인텔의 첫 외장형 GPU다.

SG1은 데이터센터에 네 개의 소형 폼팩터로부터 성능을 제공하며, 저지연, 고밀도 안드로이드 클라우드 게임과 비디오 스트리밍 제공을 목표로 한다. SG1은 이른 시일 내 생산에 들어가며 올해 말 출하 예정이다.

CES서 공개된 인텔의 첫 Xe-LP 마이크로아키텍처 기반 외장 GPU, 코드명 DG1은 현재 생산 중으로 2020년 출하 예정이다. DG1은 현재 인텔 데브클라우드 상에서 초기 엑세스 유저에 한해 사용 가능하다.
첫 Xe-HP 칩은 업계 최초의 멀티타일, 고확장성 및 고성능 아키텍처로 데이터센터 급, 랙 레벨 미디어 성능, GPU 확장성 및 인공지능 최적화 기능을 제공한다. Xe-HP는 멀티코어 GPU처럼 기능하는 1개, 2개 혹은 4개의 타일을 아우르는 동적 컴퓨팅 범위를 커버한다.

인텔은 아키텍처 데이 동안 단일 타일에서 60 FPS로 10개의 고품질 4K 비디오 풀 스트림을 Xe-HP로 변환했다. 인텔은 또 다른 데모를 통해 여러 타일에 걸쳐 Xe-HP의 컴퓨팅 확장성을 보여주었다. 인텔은 현재 주요 고객사와 Xe-HP를 샘플링하고 있으며 개발자들을 위해 인텔 데브클라우드(DevCloud) 상에서 Xe-HP를 활성화할 계획이다. Xe-HP는 내년 출시 예정이다.
인텔은 새로운 Xe 마이크로아키텍처 모델인 Xe-HPG도 선보였다. Xe-HPG는 게임 최적화형 마이크로아키텍처로 Xe-HPC의 구성 확장과 컴퓨팅 주파수 최적화를 위해 Xe-HP의 큰 규모를 활용해 높은 성능과 전력 효율 결합을 추구한 마이크로아키텍처다.

성능 및 비용 효율성을 개선하기 위해 GDDR6 기반의 새로운 메모리 서브시스템과 Xe-HPG는 레이 트레이싱 지원을 가속화할 예정이며, Xe-HPG는 2021년 공개될 예정이다.

인텔은 그래픽 커맨드 센터(IGCC)에 인스턴트 게임 튜닝과 게임 샤프닝 등의 새로운 기능을 도입했다.

인스턴트 게임 튜닝은 게임에 특화된 드라이버로, 전체 드라이버를 다운로드 및 설치하지 않고도 수정 및 최적화를 이전보다 빠르게 적용할 수 있다. 게임당 사용자로부터 한 번의 옵트인만 필요로 한다.

게임 샤프닝은 게임 선명도를 높이는 컴퓨트 셰이더(compute shader) 기반 어댑티브 샤프닝 알고리즘인 퍼셉츄얼 어댑티브 샤프닝(Perceptual adaptive sharpening) 기능을 사용해 게임 이미지를 선명하게 만드는 새로운 후처리(Post-processing) 기능이다. 본 기능은 특히 해상도 스케일링을 사용하여 성능과 이미지 품질의 균형을 맞추는 타이틀에 유용하며, IGCC 옵트인 기능으로 활용 가능하다.

데이터센터 대응 아이스 레이크/ 사파이어 레피즈

연말 출시 예정인 인텔의 첫 10nm 기반 제온 스케일러블 프로세서인 아이스 레이크(Ice Lake)는 토탈 메모리 인크립션, PCIe Gen 4, 8채널 메모리와 암호 보조 처리기의 속도 향상을 위한 명령어 집합 기계 (IAS)등의 기술들이 탑재되었다. 네트워크 스토리지와 사물인터넷(IoT)을 위한 제품군 역시 역시 아이스레이크 계열로 선보일 예정이다.

향상된 슈퍼핀 기술 기반 인텔의 차세대 제온 스케일러블 프로세서인 사파이어 래피즈(Sapphire Rapids)는 업계 산업 표준 기술의 선두에 있는 DDR5, PCIe Gen 5, Compute Express Link 1.1 등의 기술들을 제공한다. 사파이어 래피즈는 아르곤 국립 연구소에 위치한 오로라 엑사스케일 슈퍼컴퓨터 시스템의 CPU로 사용될 예정이다.

또한, 사파이어 래피즈는 Advanced Matrix Extensions (AMX) 라는 새로운 가속기 개발을 통해 인텔의 내장형 AI 가속기 개발 계획에 기여할 예정이다. 사파이어 래피즈는 생산출하를 2021년 하반기부터 시작할 예정이다.



어플리케이션 개발 간소화를 위한 소프트웨어

인텔은 올해 말 출시 예정인 원API 골드 (oneAPI Gold) 를 통해 개발자들에게 스칼라, 벡터, 매트릭스 및 스페이셜 아키텍처 전반에 걸친 품질과 성능을 갖춘 솔루션을 제공할 예정이다.

인텔은 지난 7월 여덟 번째 원API 베타 버전을 출시하며 분산 데이터 분석, 렌더링 성능, 프로파일링과 인텔의 비디오 및 스레딩 라이브러리 등의 새롭고 향상된 기능을 제공했다. DG1 외장 GPU (DG1 discrete GPU)는 현재 인텔 데브클라우드의 초기 액세스 개발자가 사용할 수 있어 라이브러리 및 도구에 대한 엑세스를 제공하며, 하드웨어를 직접 사용하기 전에 원API를 통해 소프트웨어를 작성할 수 있다.

인텔은 이번 발표가 기술 혁신 전략의 여섯가지 요소에 대한 진전을 보여준다고 자평했다. 인텔은 스칼라, 벡터, 매트릭스 및 CPU, GPU, 가속기, 및 FPGA 등에 적용되는 스페이셜 아키텍처를 복합적으로 제공하기 위해 자사만의 입지를 십분 활용하고 있으며, 개방형 업계 표준 프로그래밍 모델인 원API로 통합되어 어플리케이션 개발을 간소화했다고 평했다.

더 높은 전성비를 위한 패키징/ 하이브리드 아키텍처

2020년 2분기에 나온 하이브리드 본딩(Hybrid bonding) 테스트 칩은 오늘날 대부분의 패키징 기술에서 사용되는 전통적 '자기증기압축법' 본딩의 대안으로, 10 미크론(micron) 혹은 그 이하의 매우 적극적인 범프 피치를 가능케하여 더 높은 상호연결 밀도와 대역폭 및 낮은 전력을 제공한다.

인텔은 차세대 클라이언트용 제품인 앨더레이크(Alder Lake)를 기반으로 하이브리드 아키텍처를 고도화하고 있다. 앨더레이크는 골든 코브(Golden Cove)와 그레이스몬트(Gracemont)를 합친 아키텍처로 뛰어난 성능과 전력 효율을 제공하도록 최적화됐다.
이 콘텐츠에 대해 어떻게 생각하시나요?